1、成果背景
集成电路是互联网、大数据、人工智能的核心和原动力，是国民经济和社会发展的战略性产业。2017 年世界集成电路市场销售额突破 3401.89 亿美元，同比增长 22.9%；我国集成电路行业在2017年销售总和接近300亿美元，呈现高速增长趋势。与此同时，我国集成电路产业严重依赖进口，自给率仅36%。制造工艺是集成电路发展的基础，2014 年《国家集成电路产业发展推进纲要》中明确规定十三五末我国需实现 16/14nm 的规模量产。尽管近年来我国集成电路 产业进步明显，但是集成电路制造技术与国际最先进主流生产工艺仍然相差两代 以上。业界集成电路产业 28-14nm 工艺节点成熟，14/10nm 制程已进入批量生产，Intel、三星和台积电均宣布已经实现了 10nm 芯片量产，并已经在布局 5nm、3nm 以及更小技术节点关键技术。而我国最先进晶圆厂尚未开始生产14nm 芯片，28nm工艺仅在2015 年实现量产，目前仍以 28nm 以上为主。因此，在集
成电路产业向中国转移浪潮中，在开发“中国芯”核心技术国家发展战略中，率先布局集成电路产业 7nm 及以下技术节点用关键半导体沟道材料及器件应用基础研究，具有巨大的战略意义及紧迫性。
2、成果简介
（1）实现高 k 栅介质/Ge 及衍生半导体及 TMDs 基薄膜界面理解与调控，
包括建立衬底原子级平坦表面制备方法，筛选合适的高 k 界面保护及缺陷钝化双功能栅介质作为界面功能层材料，阐明载流子散射机理；
（2）制备高质量大面积少层/单层 TMDs（例如 MoTe2）薄膜尺寸≥4cm2，
阐明薄膜生长机理；实现 TMDs（例如 MoTe2）基晶体管器件载流子迁移率≥15 cm2 /Vs；
（3）探索制备 Ge 及衍生半导体新器件结构（如负电容晶体管器件；TMDs
薄膜基新器件结构（如 MoTe2 基同质 PN 结晶体管器件），并开发欧姆接触、界面钝化、后处理等核心器件工艺平台
3、成果意义
本项目选择Ge及衍生半导体、新型少层/单层过渡金属硫化物（TMDs） 作为 7nm 及以下技术节点关键性半导体沟道材料，在高质量、大尺寸 TMDs 晶圆材料制备，持续刷新器件载流子迁移率，及面向具体应用新器件结构三个7nm 及以下技术节点用关键问题上开展了材料及制造工艺关键科学与技术问题研究，具有巨大的集成电路应用基础前瞻性及产业技术应用前景。
4、负责人简介
张文峰， 研究员，教授，博士生导师。主要从事集成电路电子制造关键半导体材料、器件工艺及封装、以及先进连接工艺的研究开发工作。2006年至2011年在香港城市大学主要从事新型半导体材料及新概念器件研究；2011年至2014年在日本东京大学Toriumi研究室从事日本学术振兴会(JSPS fellowship)支持的锗基CMOS器件界面特性研究，同时是面向锗基先进CMOS器件的锗与高k栅介质界面反应理解与控制研究骨干（日本科学技术振兴机构-战略创造研究推进事业(JST-CREST)，5亿日元）；2014年至今，研究领域扩展至集成电路电子制造Ge及衍生半导体新概念器件结构、新型二维TMDs材料与器件工艺、新型封装互联材料及工艺等研究。在ACS Nano.,Nanoscale, Adv.Funct.Mater.,Adv.Electro.Mater.,Appl. Phys. Lett.等期刊发表论文50余篇; 并在SSDM、SISC、ICEPT等国际电子器件会议发表论文30余篇。作为负责人先后主持国家自然自然科学基金3项（1青年、2面上）、深圳市科创委知识创新计划（基础研究、学科布局重点项目300万）及美国intel公司等科研项目10余项。
5、主要研究方向：集成电路电子制造
